Компания IBM объявила о готовности передать партнерам комплекты проектирования (PDK) для своего 0,7-нанометрового (7 ангстрем) техпроцесса Nanostack в первом квартале 2027 года. Наборы включают руководства и скрипты для EDA-инструментов, позволяя NVIDIA, AMD и другим чипмейкерам начать адаптировать свои архитектуры под новые нормы. Главным достижением Nanostack стало сокращение площади SRAM-памяти на 40%. Масштабирование статической памяти практически остановилось ниже 3 нм из-за утечек тока. В современных ускорителях вроде NVIDIA Hopper H100 накристальный SRAM занимает 10% площади кристалла, а с учетом L1-кэша в потоковых мультипроцессорах — от 12% до 15%, соперничая по занимаемому месту с контроллерами HBM. Вертикальное разделение n- и p-транзисторов решает проблему дефицита места на кристалле без потери производительности.